Pankiewicz B., Jendernalik W., Projektowanie full-custom układów scalonych CMOS w środowisku Cadence Virtuoso
14,07 zł
Cena Brutto
Słowa kluczowe: projektowanie full-custom, układy scalone, technologia CMOS, układy analogowe, układy mikroelektroniczne
W skrypcie przedstawiono proces projektowania układów scalonych CMOS z wykorzystaniem oprogramowania firmy Cadence. Główny nacisk położono na projektowanie typu full-custom, nazywane potocznie „ręcznym” projektowaniem.
W dokumencie opisano niezbędne kroki do wprowadzenia schematu elektrycznego, narysowania topografii oraz wykonania symulacji układu elektronicznego w pakiecie Cadence-Virtuoso. W przykładzie projektu wzmacniacza operacyjnego wykorzystano technologię CMOS 0,35 µm firmy AMS. Dla większości technologii CMOS zasady pracy są niemal takie same, dlatego niniejsza publikacja może okazać się pomocna także dla projektantów wykorzystujących technologie CMOS innych producentów.
Opisano następujące etapy projektowania full-custom: (i) projekt elektryczny układu i symulacje na poziomie schematu; (ii) projekt topografii masek układu scalonego; (iii) porównanie topografii ze schematem LVS (ang. Layout Versus Schematic); (iv) sprawdzenie reguł projektowych DRC (ang. Design Rule Check); (v) ekstrakcja elementów pasożytniczych z topografii; (vi) symulacje po ekstrakcji; (vii) wykonanie zabezpieczenia przed ESD i tak zwanych padów; (viii) generacja plików produkcyjnych w formacie GDSII (ang. Graphic Database System II).
Niniejszy skrypt ma stanowić pomoc dydaktyczną dla studentów kierunku Elektronika i Telekomunikacja prowadzonego na Wydziale Elektroniki Telekomunikacji i Informatyki Politechniki Gdańskiej. Szczególnie pomocna powinna się ona okazać się dla studentów i dyplomantów specjalności Systemy Mikroelektroniczne.
WSK0129
- Rok wydania
- 2016
- Nr wydania
- 1
- Liczba stron
- 67
- ISBN
- 978-83-7348-654-6
- Format
- B5
